DIALOG(R)File 347:JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

02594859 \*\*Image available\*\* MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO .:

**63-211759** [JP 63211759 A]

PUBLISHED:

September 02, 1988 (19880902)

INVENTOR(s): TANAKA HIROYUKI

**UCHIDA EUI** 

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

62-043114 [JP 8743114]

FILED:

February 27, 1987 (19870227)

#### **ABSTRACT**

PURPOSE: To make it possible to form an MOS structure having an oxide film, whose breakdown strength is excellent, by forming the oxide film on a silicon substrate, thereafter performing annealing at high temperature for a short time, thereby eliminating the defects in the breakdown strength distribution of the oxide film having the MOS structure.

CONSTITUTION: An oxide film is formed to a thickness of 300 angstroms on an N-type silicon substrate by dry thermal oxidation at 950 deg.C. Thereafter, a substrate 12 is inserted into a quartz tube 11 of a halogen-lamp annealing apparatus. Then the temperature of the substrate 12 is increased to 1,100 deg.C at a temperature increasing rate of 200 deg.C/sec with light emitted from halogen lamps 13. Then the substrate 12 is annealed for 30 seconds with 1,100 deg.C being kept. Thereafter, the temperature is decreased to 400 deg.C at the temperature decreasing rate of 200 deg.C/sec. Said annealing step is carried out in a nitrogen atmosphere in the quartz tube 11. Then the substrate 12 is taken out of the annealing apparatus. A polycrystalline silicon layer including phosphorus is formed on the oxide film. Thereafter, a part other than the oxide film and the gate region of a the silicon layer are removed by photolithography. A gate electrode is formed by the remaining polycrystalline silicon layer.

DIALOG(R)File 352:DERWENT WPI (c) 1999 Derwent Info Ltd. All rts. reserv.

007655446 \*\*Image available\*\* WPI Acc No: 88-289378/198841

Mfg. semiconductor unit - by subjecting to high-temp. and rapid annealing

after forming oxide film on silicon substrate NoAbstract Dwg 5/6

Patent Assignee: OKI ELECTRIC IND CO LTD (OKID )
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP 63211759 A 19880902 JP 8743114 A 19870227 198841 B

Priority Applications (No Type Date): JP 8743114 A 19870227

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

JP 63211759 A 8

Title Terms: MANUFACTURE; SEMICONDUCTOR; UNIT; SUBJECT; HIGH; TEMPERATURE;

RAPID; ANNEAL; AFTER; FORMING; OXIDE; FILM; SILICON; SUBSTRATE;

**NOABSTRACT** 

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/31; H01L-029/78

File Segment: CPI; EPI

# ⑫ 公 開 特 許 公 報 (A)

昭63-211759

Mint Cl.

1

識別記号 301

厅内整理番号

母公開 昭和63年(1988)9月2日

H 01 L 29/78 21/316 G-8422-5F 6708-5F

審査請求 未請求 発明の数 1 (全4頁)

半導体装置の製造方法 49発明の名称

> の特 題 昭62-43114

纽出 图 昭62(1987)2月27日

02発 明 者 仓発 明 者 内田

顋 人

迅出

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

沖電気工業株式会社

宏

英 次

弁理士 菊 池 20代 理 人

1. 発明の名称

半導体装置の製造方法

2. 存許請求の範囲

(I)(a) シリコン基板上に薄い酸化膜を像化処理に より形成する工程と、

(b) その後、上記シリコン基板に対して高温・ 短時間のアニールを行う工程と、

(c) その後、前記版化膜上にゲート電腦を形成 する工程とを具備してなる半導体袋屋の製造方法。

(2) 高温・坦時間のアニールの温度を 1000 で~ 1300℃とするととを特徴とする特許請求の範囲 第1項記載の半導体装置の製造方法。

(3) 高風・短時間のアニールの時間を10多~600 秒とすることを特徴とする特許請求の範囲第1項 記載の半導体装置の製造方法。

(4)高温・坦時間のアニールの雰囲気を不活性気 体とすることを特徴とする特許請求の範囲第1項 記載の半導体装置の製造方法。

(5)高温・短時間のアニールの芽囲気を像索とす

ることを特徴とする特許請求の範囲第1項記載の 半導体装置の製造方法。

(6) 高温・短時間のアニールとして光照射による 加船方法を用いることを特徴とする特許請求の範 囲第1項記載の半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体装置、詳しくはMOS構造の 政治方法に関するものである。

(従来の技術)

従来のMOS型半導体装置の製造方法を郭5凶 化示 ナ。 第5 図(4)にかいて、 1 はシリコン番根で あり、まず、この基板1の表面にLOCOSなどで 選択的Kフィールド銀化膜2を3000Å~10000 ▲形成する。次に、このフィールド酸化膜2で囲 まれた前記基板 1 の第出表面に 900℃~1100℃の 熱酸化でケート酸化膜 3 を 100Å~ 500Å形成す

次に、このゲート酸化膜3分よび前記フィール P 酸化膜 2 上に、リンなどのドーパントを含んだ 多結及シリコン層 4 を形成した後、ゲート酸化膜 3 かよび多結晶シリコン層 4 のゲート質域以外をホトリングラフイによつて酸去する。次に、シリコン基項 1 の第出表面に Ast のイオン在入を行い、ソース・ドレイン層 5 を形成する。(第5 図 (b) 参 順)

次に、イオン注入後の結晶性回復のためのアニーを行い、全面にCVDなどで中間過級質6を を表する。そして、その中間過級質6にソース。 ドレイン度5上で語口部7をホトリソクラフィ協 によりが成する。その後、周口部7を通してソース・ドレイン度5に接続されるようにソース。ド レイン電磁8を形成する。(第5回(4)参照) (発明が解決しようとする問題点)

しかるに、上配従来のM O S 型半導体装成の製造方法で明らかなような従来のM O S 構造の製造 万法で明らかなような従来のM O S 構造の製造 万法では、酸化質の耐圧分布が良くないという欠 点がある。すなわち、第 6 図は従来の万法により 製造したM O S 構造の耐圧分布を示し、この MOS 構造は、シリコン基板に 950での Pライ熱機化で

することにより、使化度の計圧分布が向上し、かつ つ界面単位が低波する。

#### (実進例)

以下との発明の実施例を説明する。まず、第1の実施例について述べる。

第1の実施例では、N型ション基板に950でのドライ熱像化で酸化膜を300Å形成した後、第1回で示すようなヘロゲンランプアニール接近の石英チューブ11円に歯配シリコン基板12を挿入する。その後、射配装置のヘロゲンランプ13からの光照射により温度上昇比200℃/砂で1100でまでシリコン基板12の温度を上昇させる。次に、1100でのまま30秒間、基板12のアニールを行う。その後、1100でから温度下降比200℃/砂で400でまで温度を下降させる。この一連のアニール工程を、1100でから温度下降比200℃/砂で400でまで温度をアニールでは累テューアに強累がスを流して温気があり、次に、ヘロゲンランで、フェール接近からシリコン循環では、ペロダンに接近からシリコン循びの酸化底上にリンを含んだ多糖品シリコン層の

歴化膜を300Å形成した多結晶シリコンアートの MOS構造で る。其性計圧は電界で10 MV/cm と言われてかり、上記像化膜膜厚にかいて実性計 圧は30 V近傍で る。しかるに、第6 図から分 るように、従来の製造方法では其性計圧以下の電 圧で過程波揚が多数起つてかり、MOS型半導体 装度の針圧、信頼性に思影響を及ぼすと考えられ る。

この発明は、以上述べたMOS構造の硬化膜の 耐圧分布が良くないという欠点を検去し、耐圧特性の優れた酸化膜を有するMOS構造を形成でき る半導体装建の製造方法を提供することを目的と する。

# (問題点を解決するための手段)

この発明は単導体装置、特にMOS構造の製造 方法にかいて、シリコン基根上に象化膜を形成した後、高速・短時間のアユールを実施する。

### (作用)

上記の方法に与いては、シリコン基板上に彼化 膜を形成した後、高温・短時間のアニールを実達

ゲート領域以外をホトリックラフィによつて除去 し、残存多格品シリコン層によつてゲート電접を 形成する。

上記方法により作成したMOS構造の計圧分布を第2図に示す。第6回に比べ其性計圧以下の電圧での過級破壊が最減してかり、計圧分布が良くなつていることが分る。また、ミフド・ギャップでの昇面単位は2.8×10<sup>19 cm-2</sup>でもり、従来技術により作成したMOS構造の昇面単位4.8×10<sup>19 cm-2</sup>に比べ低い値を得た。

この発明の第2の実施例は、上配方法の一達のアユール工程をアルゴン参照気中で行い、他は同条件とした。この第2の実施例で作成したMOS構造の耐圧分布を第3回に示す。第6回に比べ耐圧分布が良くなつているのが分る。また、ミッド・ヤマップでの界面単位は3.6×10<sup>20</sup>cm<sup>-12</sup>と、従来技術に比べ低い値を得た。このような効果は、アルゴンだけでなく、ヘリウムヤキセノンなどの不活性ガス中にかけるアユールでも同じであると関待できる。

この発明の第3の実施例は、上記万法の一選の アニーを工程を概求が思え中で行い、他は同条件 とした。この第3の実施例で作成したMOS構造 の計圧分布を第4回に示す。第6回に比べ計圧分 布が良くなつていることが分る。また、ミッド・ ヤヤップでの非面単位は3.7×10<sup>20 cm<sup>-2</sup></sup>と従来技術 に比べ低い値を得た。

また、以上述べたまつの実施例における一連のアニール工程の雰囲気に関わらず、アニール重度 1000℃~1300℃、アニール時間 10秒~600秒 にかいても、従来技術に比べ耐圧分布が及くなつてかり、またミッド・ギャップでの非面単位は低い値を得た。

# (発明の効果)

ì

以上辞述したように、この発明の方法によれば、 MOS構造の製造方法にかいて、シリコン基板上 に成化膜を形成した後、高温・短時間のアニール を実施するようにしたので、良好な耐圧分布と非 価単位の低波が期待できる。

4. 図面の簡単な説明


, ---, <del>-</del>-

第1 図はこの発明の半導体装金の製造方法に使用されるペロゲンランプアユール装置を示す前面図、第2 図はこの発明の第1 の実施例による耐圧分布を示す特性図、第3 図はこの発明の第2 の実施例による耐圧分布を示す特性図、第4 図はこの発明の第3 の実施例による耐圧分布を示す特性図、第5 図は従来のMOS型半導体接触の製造方法を示す生理新面図、第6 図は従来技術による耐圧分布を示す特性図である。


11-石英テユーア、12-シリコン基板、 13-ハロケンランア。

> 等許出票人 神電気工業株式会社 代理人 弁理士 有 施 弘







はーハロケンランプ





本党明第1美元进行125部任与帝 第 2 图





经明乳类柜例 □ 53 耐压分布 第 4 図





能来技研片场耐压分布 第 6 **因**